· 홈 > 자료실 > 자료실
제   목 Wafer Level Package_HIR
작성자 이진호
작성일 2020-09-18
첨부#1 HIR1_ch23_WLP.pdf (7,408KB) (Down:709)
ㆍ조회: 407  
IEEE 의 HIR 그릅에서 발표한 Chapter 23 Wafer Level Package 입니다

이진호기술위원드림
010-7506-8191
jhlee@keti.re.kr
52 High Volume Micrsection 이진호 2020-12-07 410
51 HDI(Microvia) PCB Design Guide 이진호 2020-11-24 473
50 전장용 기판의 Soldering 불량과 개선대책 이진호 2020-11-24 588
49 Hole Corrosion으로 인한 Laminate Crack 불량h 이진호 2020-11-11 462
48 국내 해외 UL Logo와 File Number 이진호 2020-11-04 403
47 Mitigation of glass weave skew using 이진호 2020-10-20 572
46 Soldering 불량 종류별 요약 이진호 2020-10-10 703
45 미세회로 제조_산기대 전자공학과 이진호 2020-10-02 615
44 ENIG Finish의 염소분무 테스트에 대해 이진호 2020-09-24 413
43 How to manufacture a PCB_NCAPw 이진호 2020-09-23 478
42 Wafer Level Package_HIR 이진호 2020-09-18 407
41 휴대폰으로 본 미세회로 기술 이진호 2020-09-18 670
40 IPC Class 3 Design Guide_Sierra 이진호 2020-09-10 641
39 2019년도 세계 PCB 시장 분석_Nakahara 이진호 2020-09-10 521
38 불량분석 결과 통계분석및 불량 사례들_7년간 Data 이진호 2020-08-19 884
37 Controlled Impedance Design Guide 이진호 2020-08-19 452
12345678